موضوع: جي تگ چيست؟ و چگونگي عملكرد آن

منبع : دوست و همكار خوبم axon

تاريخچه و علت ارائه JTAG

استاندارد JTAG در سال 1990 ميلادي با استانداردIEEE 1149.1 بصورت رسمي ارائه شد كه يك تكنولوژي بسيار قابل اطمينان و روشي يك پارچه با درجه دقت بالا براي تست مدارات الكترونيكي پيشرفته،تست اتصالات بر روي مدارهاي چاپي(PCB) و مدارات مجتمع(IC) مي باشد.

از دهه هشتاد ميلادي با پيشرفت الكترونيك و مدارات الكترونيكي، اين مدارها هرچه بيشتر فشرده شدند و دسترسي به قطعات بر روي برد به طور چشمگيري كاهش يافت كه استفاده از دستگاههاي fixturing و BGA براي تست اين مدارات با هزينه بسيار بالا و دقت بسيار پايين همراه بود.
در 1980گروه Joint Test Action Group يا به اختصار JTAG استانداردي را به همين نام عرضه كرد كه در سال 1990 ميلادي به شماره IEEE 1149.1 معرفي شد و در سال 1993 با شماره
IEEE1149.1a عرضه گشت كه حاوي بسياري از اصلاحات و پيشرفت هاي اساسي بود سپس در 1994 يك مكمل BDSL به آن اضافه شد؛ از آن زمان به بعد بود كه شركتهاي بزرگ الكترونيك آن را به رسميت شناخته و به تصويب رسيد كه در سيستم هاي دفاعي،كامپوتر و لوازم جانبي آن و ارتباتاط هوايي مورد استفاده قرار مي گيرد.
كه امروزه حتي شركتهاي كوچك و تعمير كاران جزء هم از مزاياي آن استفاده مي كنند.

ادامه دارد...

چگونگي عملكرد:

مهندسين JTAG دستگاهي را براي تست مدارات داخلي بين مدارات يكپارچه در برد بدون استفاده از رابط هاي تست فيزيكي ارائه كردند.
آنها يك سلول مرز اسكن(boundary scan) كه شامل يك multiplexer و يك پراب براي پين هاي دستگاه مورد نظر است را تهيه كردند كه مي تواند اطلاعات را از سيگنالهاي پين ها و هسته هاي منطقي (core logic) بگيرد سپس اطلاعات خروجي از دستگاه مورد نظر به صورت سريالي در خروجي ظاهر مي شود كه JTAG نتايج را مورد مقايسه قرار ميدهد؛ تمامي اين موارد از يك مسير داده هاي سريالي به نام مسيرهاي اسكن يا اسكن هاي زنجيره اي كنترل مي شود.

شكل 1 عناصر اصلي يك دستگاه JTAG را نشان مي دهد.

با امکان دسترسی مستقیم به شبکه ها JTAG بسیاری از مسیرهای معمول و مورد نیاز برای تست،مانند مقدار دهي هاي منطقي اوليه را حذف مي كند كه شامل صدها مسير است كه بدون JTAG لازم به تست مي باشد.

با توجه به شرايط بالا متوجه مي شويم كه با استفاده از JTAG چقدر در زمان و هزينه صرفه جويي مي شود و علاوه بر آن كيفيت بالاي تست و افزايش قابليت تشخيص و صرف هزينه بسيار پايين براي ابزار و ادوات تست را در پي دارد.

مثال براي اصول تست اتصال در JTAG :

در شكل(2)

دو دستگاه سازگار با JTAG به نامهاي U1 و U2 را كه با چهار مسير شبكه متصل اند را نشان ميدهد.

U1 شامل چهار خروجي است كه چهار ورودي U2 را با مقادير مختلفي راه اندازي مي كند؛ در اين مورد فرض مي كنيم كه مدار مورد نظر شامل دو نقص است يعني يك اتصال كوتاه بين پايه هاي(2 و3 ) و همچنين يك قطعي در پايه 4 است.

همچنين فرض مي كنيم اتصال كوتاه بين (2و3) به صورت wired_AND و قسمت open شبكه بصورت واحد منطقي 1_1 رفتار ميكند.

براي برطرف كردن نواقص فوق تستر(JTAG) سلول مرز اسكن خود از U1 يا همان دستگاه اعمال كننده به U2 يا همان دستگاه پاسخ دهنده انتقال مي دهد كه در شكل 2 چگونگي آن نشان داده شده.

u2 مقادير ورودي ثبت شده در مرز اسكن(boundary-scan) خود را انتقال داده و نتايج مورد نظر را مقايسه مي كند

در اين حالت مقادير مورد نظر بر روي شبكه هاي 2و3و4 كه با رنگ قرمز مشخص شده اند با مقادير مورد انتظار مطابقت ندارد بنابراين تستر نقص در شبكه هاي 2و3و4 را تشخيص مي دهد.

ممنونم
مهم شد.....

معماري تراشه JTAG :

استاندارد IEEE-1149.1 يك روش تست منطقي براي مدارات يكپارچه معرفي مي كند كه داراي برنامه هاي كاربردي زير مي باشد:

Chain integrity testing

Interconnection testing between devices

(Core logic testing (BIST

In-system programming

In-Circuit Emulation

Functional testing

زنجيره هاي اسكن JTAG با تراشه هاي چند گانه:

JTAG TAP Interface Signals

توضيحات بيشتر در رابطه با عكس زير در اين لينك ([برای مشاهده لینک ها شما باید عضو سایت باشید برای عضویت در سایت بر روی اینجا کلیک بکنید])

تمامي دستگاههاي سازگار با IEEE 1149.1 تابع دستورالعملهاي زير هستند:

1. دستورالعمل EX TEST :
دستور العمل انجام تست اتصال PCB يا برد يك دستگاه سازگار با IEEE 1149.1 را به قسمت external boundary test mode مي برد و سپس سلول هاي مرز اسكن(boundary-scan cells) را به پين هاي TDI و TDO متصل ميكند.

EX TEST دستور العمل انجام يك تست در مدار است؛ برد(PCB) يك دستگاه سازگار با IEEE 1149.1 را به خروجي تست متصل ميكنيم و مشخص مي كنيم كه مرز اسكن بين پين هاي TDI و TDO قرار گيرد.
در طول انجام EX TEST سلولهاي مرز اسكن خود را با الگوهاي آزمون تست كه روي دستگاه JTAG بصورت پيش فرض قرار گرفته مرتبط ميكنند تا دستگاه سازگار با JTAG را مورد تست قرار دهند.

2. دستورالعمل Bypass :
با استفاده از Bypass مي توان از اسكن دستگاه توسط زنجيره هاي اسكن مرزي صرف نظر كرد و اين امكان بوجود مي آيد كه داده ها از طريق Bypass يا دور زدن منتقل گردند.
Bypass اين امكان را فراهم مي كند تا تست كار آمدي از دستگاه مورد نظر را بدون تحميل سربار تراورس ( overhead of traversing ) داشته باشيم همچنين اين امكان را مي دهد تا دستگاه سازگار با IEEE 1149.1 در حالت عملكرد باقي بماند و با Bypass كردن پين هاي TDI و TDO داده هاي سريالي بين آن دو را بدون تاثير بر عملكرد دستگاه منتقل كند.

3.برنامه هاي كاربردي JTAG :
با اينكه تست هاي JTAG را مي توان در فرايند توليد يك محصول الكترونيكي بكار برد، برنامه هاي كاربردي جديد كه در استانداردIEEE 1149.1 مورد استفاده قرار گرفته اين امكان را مي دهد تا با استفاده از JTAG ، در بسياري از مراحل توليد چرخه عمر محصولات بالا برود .
به طور خاص JTAG تكنولوژي ايست كه در طراحي محصولات،اشكال زدايي نمونه هاي اوليه و ساير خدمات اين حوزه استفاده مي شود.

همانطور كه در شكل 3 نشان داده شده است اين بدان معني است كه مي توان در هزينه هاي استفاده از ابزارهايي مثل JTAG نه تنها در مرحله توليد بلكه در طول چرخه عمر محصول نهايي كاست.

در بازار محصولات الكترونيكي تلاش مستمري براي كاهش اندزه محصولات وجود دارد از جمله تلفن هاي همراه و دوربين هاي ديجيتال .
اين روند سريع تكنولوژي شامل توسعه دستگاهها و پيچيدگي اجزاي سازنده ، از قبيل سطوح فن آوري پايه (SMT ) سيستم هاي بسته بندي(SIPS) ماژول هاي چند تراشه اي (MCMS) ،(BGAS) افزايش پين IC ها و كوچكتر شدن PCB هاست كه اين تغييرات به نوبه خود در تست و تعميرات PCB ها مشكلاتي را به وجود مي آورد.

.................................................. ..................

بسياري از برد ها شامل اجزاي سازنده اي است كه در هر دو طرف برد مونتاژ شده كه بسياري از اين اجزا در برد غير قابل دسترس ميباشد.
كمتر شدن دسترسي فيزيكي به اجزاي سازنده از قبيل (SMTS) و (BGAS) باعث دشوار تر شدن استفاده از پراب براي تست دستگاه مي شود.
.................................................. ........................

اغلب اوقات نمونه هاي اوليه كه توسط كارگاههاي كوچك مونتاژ توليد ميشود، كيفيت پايين تري نسبت به نمونه هايي كه در كارخانه ها توليد ميشود دارند.
هنگامي كه نمونه هاي اوليه ساخته شده و وارد بازار ميشوند در صورت عدم دسترسي به fixture test هاي (ICT) نميتوان نقص هاي اوليه را شناسايي و ايزوله نمود همچنين محصولات با اندازه كوچك ممكن است نقاط تست نداشته باشند تا پراب ها بتوانند نقاط مشكوك را تست كنند.

اندازه این تصویر تغییر داده شده است. برای مشاهده کامل تصویر در این قسمت کلیک کنید. اندازه اصلی این تصویر 660x495

نمايي از يك دستگاه فيكسچر تست

.................................................. .........................

بسياري از دستگاهها با مدارات مجتمع قابل برنامه ريزي منطقي (PLDS) و دستگاه هاي حافظه فلش در بسته هاي (BGA) و به صورت سوكتي بر روي برد عرضه نمي شوند و به صورت لحيم شده بر روي برد ميبا شند.

.................................................. ........................

هر بار كه يك پردازنده جديد يا يك دستگاه فلش متفاوت به بازار عرضه مي شود مهندسين بايد نحوه فلش و كار با دستگاه مورد نظر را از صفر بياموزند.همچنين وقتي يك دستگاه طراحي شده بر پايه CPLD را از يك عرضه كننده متفاوت تهيه مي كنيد بايد از يك برنامه ريزي مدار داخلي متفاوت براي برنامه ريزي CPLD استفاده كنيد.

با توجه به مشكلات فوق JTAG تنها را حل مقرون به صرفه است كه مي توان از آن استفاده كرد .
در سالهاي اخير تعدا دستگاه هايي كه توسط JTAG ساپورت مي شوند رو به افزايش است و تقريبا هر ريز پردازنده جديدي كه عرضه مي شود از JTAG براي تست و شبيه سازي آن در مدار استفاده مي شود.
بسياري از آرايه هاي CPLD در رشته هاي قابل برنامه ريزي يا (FPGA) هاي توليد كننده گان مانند:
تبادلات(Altera) ، شبكه (lattice) و (xilinx) منطق JTAG را براي محصولات خود استفاده مي كنند.از جمله فناوري هايي كه از رابط هاي چهار سيمه (four wires) براي برنامه ريزي دستگاه هاي آنان استفاده مي كنند.

تصويري از يك رابط چهار سيمه

همانطور كه مي توان پذيرفت كه JTAG عنوان فناوري اصلي براي آزمايش و تست اتصالات وسيستم هاي ISP را از آن خود كرده ؛ آزمون ها وابزار هاي ISP را نيز توسعه داده است ..

چگونگي توسعه و افزايش اجزاي JTAG وابزار و عوامل ديگر آن كه بعدا در پست هاي بعدي توضيح داده خواهد شد مزاياي زير را براي مهندسين فراهم آورده است:

1.طراحي و پياده سازي قوانين آسانتر براي تست(DFT) البته ليستي از اين قوانين ارائه خواهد شد.

اندازه این تصویر تغییر داده شده است. برای مشاهده کامل تصویر در این قسمت کلیک کنید. اندازه اصلی این تصویر 733x538

2.تجزيه و تحليل مدار طراحي شده قبل از ساخت و قابليت بيشتر تست.

3.نياز كمتر به نقاط تست(پين اوت ها)

4.عدم نياز به دستگاه هاي تست مختلف

5.كنترل بيشتر بر فرايند تست

6.تشخيص سريع و با وضوح بالا در مشكلات اتصال بدون نياز به نوشتن كد هاي عملكردي آزمون.

7.قابليت اعمال كد هاي برنامه در دستگاه هاي فلش

8.طراحي پيكر بندي و قرار دادن اطلاعات در CPLD ها.

9.شبيه سازي JTAG واشكال زدايي source_level

Jtag از چه ابزارهایی استفاده می کند

در بخش قبلي بسياري از مزاياي JTAG را ذكر كرديم كه طراح هنگام طراحي محصول خود از آن بهره مند مي شود.
در اين بخش ما به ابزار و داده هاي طراحي مورد نياز براي توسعه تست هاي JTAG والگوهاي ISP مي پردازيم وشرح مي دهيم كه چگونه يك مدار را تست برنامه ريزي كنيم.
در اينجا از يك نمونه مدار ساده به عنوان مثال براي تست هاي مختلف JTAG استفاده كه بلوك دياگرام آن در شكل 4 نشان داده شده است.



يك مدار ساده ساده ديجيتال سازگار با دستگاههاي JTAG شامل اجزاي اصلي زير است:

1. اجزاي مختلف JTAG مانند FPGA , CPLD و غيره كه از طريق مسير مرز اسكن (boundray -scan) با هم در ارتباط هستند.

2. اجزاي غير از JTAG شامل cluster ها.

3.انواع مختلفي از دستگاههاي حافظه memory devises

4.اجزاي حافظه فلش

5.اجزايي مانند مقاومت هاي سري شده يا بافرها
.................................................. ..................................................

بسياري از سيستم هاي تست مرز اسكن از دو جزء اصلي زير تشكيل شده است:

1. يك برنامه تست ژنراتور (TGP) كه مستلزم شبكه از واحد تحت تست يا(uut)است.

2. فايل BDSL كه از اجزاي JTAG است.
TGP يا test program generator به طور خودكار به مولد هاي الگوهاي آزمون يا tets pattern generator اين اجازه را ميدهد تا نقص را تشخيص و آن را ايزوله نمايند.

"از يك TGP خوب ميتوان براي ايجاد يك الگوي تست كامل استفاده نمود"